Wednesday, 22 April 2020

Lectures on Logic Gates and Logic Circuits



๐ŸŒธ๐ŸŒธ๐ŸŒธ

Dear Students, 

A warm welcome to all of you who are attending this session. In fact, this session focuses on the lectures related to basic logic operations, logic gates and their combinational circuites in accordance with the PY1644 course of the sixth semester CBCSS  Physics syllabus (2014 revision) by University of Kerala. 

For better view of scripted lectures, please click on the images posted below one by one.

#Learn in lockdown with AKPCTA
Telegram Class at https://t.me/PY1644

(23 April 2020)


Let's first start with boolean algebra! เดˆ algebra เดฏเต† เดฎเดฑเตเดฑเตŠเดฐเตผเดคเตเดฅเดคเตเดคเดฟเตฝ เดธเตเดตเดฟเดšเตเดšเดฟเด™เต เด†เตพเดœเดฟเดฌเตเดฐเดพ เดŽเดจเตเดจเตเด‚ เดฎเดจเดธเตเดธเดฟเดฒเดพเด•เตเด•เดพเดตเตเดจเตเดจเดคเดพเดฃเต. เดฌเตเดฐเดฟเดŸเตเดŸเต€เดทเต เดฎเดพเดคเตเดคเดฎเดพเดฑเตเดฑเต€เดทเดจเดพเดฏ George Boole เด†เดฃเต เด‡เดคเดฟเดจเตเดฑเต† เด‰เดชเดœเตเดžเดพเดคเดพเดตเต.


Boolean algebra เดฏเดฟเดฒเต† เด…เดŸเดฟเดธเตเดฅเดพเดจเดชเดฐเดฎเดพเดฏ เดฎเต‚เดจเตเดจเต operations เด†เดฃเต AND, OR, NOT เดŽเดจเตเดจเดฟเดต. เดŽเดจเตเดคเดพเดฃเต เดˆ operations เดฎเดพเดฏเดฟ เดฌเดจเตเดงเดชเตเดชเต†เดŸเตเดŸ เดจเดฟเดฏเดฎเด™เตเด™เดณเต†เดจเตเดจเต script เตฝ เดตเดฟเดถเดฆเดฎเดพเด•เตเด•เดฟเดฏเดฟเดŸเตเดŸเตเดฃเตเดŸเต. เด…เดคเต‡ เดชเต‹เดฒเต† เดคเดจเตเดจเต† เดตเดณเดฐเต†เดฏเดงเดฟเด•เด‚ เด‡เดŸเด™เตเด™เดณเดฟเตฝ เด‰เดชเดฏเต‹เด—เดฟเด•เตเด•เต‡เดฃเตเดŸเดฟ เดตเดฐเตเดจเตเดจเดคเดพเดฃเต De-Morgan's theorem เตฝ เดชเดฑเดฏเตเดจเตเดจ เดฐเดฃเตเดŸเต statements.


เดตเดฟเดตเดฟเดงเด™เตเด™เดณเดพเดฏ boolean expressions เดŽเด™เตเด™เดจเต† เดฒเดณเดฟเดคเดตเตฝเด•เตเด•เดฐเดฟเด•เตเด•เดพเด‚ เดŽเดจเตเดจเดคเดฟเดจเตเดฑเต† เด‰เดฆเดพเดนเดฐเดฃเด™เตเด™เดณเดพเดฃเต เดšเตเดตเดŸเต†เดฏเตเดณเตเดณ scripts เตฝ เด‰เดณเตเดณเดคเต. เดจเดพเด‚ เดจเต‡เดฐเดคเตเดคเต† เดชเดŸเตเดŸเดฟเด•เดฏเดฟเดฒเต‚เดŸเต† เดฎเดจเดธเตเดธเดฟเดฒเดพเด•เตเด•เดฟเดฏ เดตเตเดฏเดคเตเดฏเดธเตเดค เดจเดฟเดฏเดฎเด™เตเด™เตพ เด‡เดตเดฟเดŸเต† เดซเดฒเดชเตเดฐเดฆเดฎเดพเดฏเดฟ เด‰เดชเดฏเต‹เด—เดฟเดšเตเดšเดฟเดฐเดฟเดฏเตเด•เตเด•เตเดจเตเดจเต.



เดกเดฟเดœเดฟเดฑเตเดฑเตฝ เด‡เดฒเด•เตเดŸเตเดฐเต‹เดฃเดฟเด•เตเดธเดฟเดฒเต† เดฎเต‚เดจเตเดจเต เด…เดŸเดฟเดธเตเดฅเดพเดจ เดฏเต‚เดฃเดฟเดฑเตเดฑเตเด•เดณเดพเดฃเต AND, OR, NOT เดŽเดจเตเดจเต€ เดฒเต‹เดœเดฟเด•เต เด—เต‡เดฑเตเดฑเตเด•เตพ. Binary number system (0, 1) เดคเตเดคเต† เด…เดŸเดฟเดธเตเดฅเดพเดจเดชเตเดชเต†เดŸเตเดคเตเดคเดฟเดฏเตเดณเตเดณ boolean algebraic เดจเดฟเดฏเดฎเดชเตเดฐเด•เดพเดฐเดฎเดพเดฃเต เดฒเต‹เดœเดฟเด•เต เด—เต‡เดฑเตเดฑเตเด•เดณเตเดŸเต† เดชเตเดฐเดตเตผเดคเตเดคเดจเดคเตเดคเต† เดฎเดจเดธเตเดธเดฟเดฒเดพเด•เตเด•เต‡เดฃเตเดŸเดคเต. เด“เดฐเต‹ เดฒเต‹เดœเดฟเด•เต เด—เต‡เดฑเตเดฑเตเดฎเดพเดฏเดฟ เดฌเดจเตเดงเดชเตเดชเต†เดŸเตเดŸเต, เด…เดตเดฏเตเดŸเต† เดฒเต‹เดœเดฟเด•เต เดธเดฟเดฎเตเดชเตฝ, เดŸเตเดฐเต‚เดคเตเดคเต เดŸเต‡เดฌเดฟเตพ เดŽเดจเตเดจเดฟเดต เดตเดฟเดถเดฆเต€เด•เดฐเดฟเดšเตเดšเดฟเดŸเตเดŸเตเดฃเตเดŸเต. เดŸเตเดฐเต‚เดคเตเดคเต เดŸเต‡เดฌเดฟเดณเตเด•เดณเต†เดจเตเดจเดพเตฝ, input variables เดจเตเดฑเต† เดฎเดพเดฑเตเดฑเด™เตเด™เตพเด•เตเด•เดจเตเดธเตƒเดคเดฎเดพเดฏเดฟ output เตฝ เด‰เดฃเตเดŸเดพเด•เตเดจเตเดจ เดฎเดพเดฑเตเดฑเด™เตเด™เดณเต† เดชเตเดฐเดคเดฟเดจเดฟเดงเต€เด•เดฐเดฟเดฏเตเด•เตเด•เตเดจเตเดจ เดชเดŸเตเดŸเดฟเด•เดฏเดพเดฃเต. Zero bit (0) เดจเต† LOW signal (off ) เด†เดฏเตเด‚ one(1) เดจเต† HIGH signal (ON) เด†เดฏเตเด‚ เดตเต‡เดฃเด‚ เดชเดฐเดฟเด—เดฃเดฟเดฏเตเด•เตเด•เต‡เดฃเตเดŸเดคเต.




Miniterm, maxterm เดŽเดจเตเดจเต€ เดฐเดฃเตเดŸเต เดชเดฆเด™เตเด™เตพ script เตฝ เดชเดฑเดžเตเดžเดฟเดฐเดฟเดฏเตเด•เตเด•เตเดจเตเดจเดคเต เดชเตเดฐเดคเตเดฏเต‡เด•เด‚ เดฎเดจเดธเตเดธเดฟเดฒเดพเด•เตเด•เดฃเด‚. Sum of Products form (SoP) & Product of Sums form (PoS) เดŽเดจเตเดจเต€ เดฐเดฃเตเดŸเต operations เดฎเดพเดฏเดฟ เดฌเดจเตเดงเดชเตเดชเต†เดŸเตเดŸเดพเดฃเต miniterm and maxterm เดŽเดจเตเดจเต€ เดชเดฆเด™เตเด™เตพ เดฏเดฅเดพเด•เตเดฐเดฎเด‚ เด‰เดชเดฏเต‹เด—เดฟเดšเตเดšเดฟเดฐเดฟเดฏเตเด•เตเด•เตเดจเตเดจเดคเต. เดฎเดฑเตเดฑเตŠเดจเตเดจเต Karnaugh Map เด†เดฃเต. Boolean algebra expressions เดจเตเดฑเต† เดฒเดณเดฟเดคเดตเตฝเด•เตเด•เดฐเดฃเด‚ เดŽเดณเตเดชเตเดชเดคเตเดคเดฟเตฝ เดšเต†เดฏเตเดคเต†เดŸเตเด•เตเด•เดพเตป Karnaugh Map เดตเดดเดฟ เดธเดพเดงเดฟเด•เตเด•เตเด‚. Karnaugh Map เดฒเต† เด“เดฐเต‹ cells เด‰เด‚ เด’เดฐเต miniterm เดจเต† เดธเต‚เดšเดฟเดชเตเดชเดฟเดฏเตเด•เตเด•เตเดจเตเดจเต . 


Karnaugh Map เดฒเต† cells เต†เดจเตเดฑ เดŽเดฃเตเดฃเด‚ เดคเต€เดฐเตเดฎเดพเดจเดฟเดฏเตเด•เตเด•เตเดจเตเดจเดคเต boolean expression เดจเดฟเดฒเต† variables เดจเตเดฑเต† เดŽเดฃเตเดฃเดฎเดพเดฃเต. Variables เด‰เด‚ เด…เดตเดฏเตเดŸเต† complements เด‰เด‚ เดšเต‡เตผเดจเตเดจ เดตเดฟเดตเดฟเดง miniterms เด†เด•เตเด‚ เด“เดฐเต‹ เดธเต†เดฒเตเดฒเดฟเดจเต‡เดฏเตเด‚ เดชเตเดฐเดคเดฟเดจเดฟเดงเต€เด•เดฐเดฟเดฏเตเด•เตเด•เตเดจเตเดจเดคเต. n เด†เดฃเต variables เต†เดจเตเดฑ เดŽเดฃเตเดฃเดฎเต†เด™เตเด•เดฟเตฝ 2 (pow n) เด†เด•เตเด‚ เดธเต†เดฒเตเดฒเตเด•เดณเตเดŸเต† เดŽเดฃเตเดฃเด‚ .



Karnaugh Map เดจเตเดฑเต† เดธเดนเดพเดฏเดคเตเดคเดพเตฝ เดคเดจเตเดจเดฟเดŸเตเดŸเตเดณเตเดณ boolean expressions เดจเต† เดŽเด™เตเด™เดจเต† เดฒเดณเดฟเดคเดตเตฝเด•เตเด•เดฐเดฟเด•เตเด•เดพเดฎเต†เดจเตเดจ เด‰เดฆเดพเดนเดฐเดฃเด‚ เดšเตเดตเดŸเต† script เตฝ เดชเดฑเดžเตเดžเดฟเดฐเดฟเดฏเตเด•เตเด•เตเดจเตเดจเต! Boolean theories เดจเตเดฑเต† เดธเดนเดพเดฏเด‚ เด•เต‚เดŸเดพเดคเต† เดคเดจเตเดจเต† เด‡เดตเดฟเดŸเต† เดฒเดณเดฟเดคเดตเตฝเด•เตเด•เดฐเดฃเด‚ เดธเดพเดงเตเดฏเดฎเดพเด•เตเด•เดพเด‚ เดŽเดจเตเดจเดคเดพเดฃเต เดฎเต‡เตปเดฎ.



Universal gates เดŽเดจเตเดจเดฑเดฟเดฏเดชเตเดชเต†เดŸเตเดจเตเดจ เดฐเดฃเตเดŸเต เด—เต‡เดฑเตเดฑเตเด•เดณเดพเดฃเต NAND gate & NOR gate. เด•เดพเดฐเดฃเด‚, เด‡เดต เด“เดฐเต‹เดจเตเดจเตเด‚ เด‰เดชเดฏเต‹เด—เดฟเดšเตเดšเต เดฎเดฑเตเดฑเต เด—เต‡เดฑเตเดฑเต เดธเตผเด•เตเดฏเต‚เดŸเตเดŸเตเด•เตพ เดจเดฟเตผเดฎเตเดฎเดฟเดšเตเดšเต†เดŸเตเด•เตเด•เดพเด‚. Bubbled OR gate & bubbled AND gate เดŽเดจเตเดจเดฟเดตเดฏเต†เดชเตเดชเดฑเตเดฑเดฟ script เตฝ เดชเดฑเดžเตเดžเดฟเดฐเดฟเดฏเตเด•เตเด•เตเดจเตเดจเดคเต เดชเตเดฐเดคเตเดฏเต‡เด•เด‚ เดฎเดจเดธเตเดธเดฟเดฒเดพเด•เตเด•เดฃเด‚.



เดฎเดฑเตเดฑเตŠเดฐเต เดชเตเดฐเดงเดพเดจเดชเตเดชเต†เดŸเตเดŸ gate เด†เดฃเต Exclusive OR gate เด…เดฅเดตเดพ Ex-OR gate. Adder and subtractor circuits เด•เดณเดฟเตฝ เดตเดณเดฐเต† เด…เดงเดฟเด•เด‚ เด‰เดชเดฏเต‹เด—เด‚ เดตเดฐเตเดจเตเดจ เด’เดฐเต เด—เต‡เดฑเตเดฑเดพเดฃเต เด‡เดคเต. Adder and subtractor circuit เด•เตพ combinational logic circuit เด•เดณเตเดŸเต† เด—เดฃเดคเตเดคเดฟเตฝเดชเตเดชเต†เดŸเตเดจเตเดจเดตเดฏเดพเดฃเต. เด‡เดคเตเดคเดฐเด‚ arithmetic logic circuits เดชเดฒ digital electronics devices เดฒเตเด‚ เด‰เดชเดฏเต‹เด—เดฟเดฏเตเด•เตเด•เตเดจเตเดจเตเดฃเตเดŸเต!
Half adder, full adder, half subtractor, full subtractor เดŽเดจเตเดจเดฟเดตเดฏเต† เดธเด‚เดฌเดจเตเดงเดฟเดšเตเดšเต script เตฝ เดธเตเดชเดทเตเดŸเดฎเดพเดฏเดฟ เดชเดฑเดžเตเดžเดฟเดŸเตเดŸเตเดฃเตเดŸเต. เด‡เดคเดฟเตฝ, เดฐเดฃเตเดŸเต single bit numbers เดจเตเดฑเต† addition เดจเตเด‚ subtraction เดจเตเด‚ เดธเดพเดงเตเดฏเดฎเดพเด•เตเด•เตเดจเตเดจเดคเดฟเดจเต เดตเต‡เดฃเตเดŸเดฟเดฏเดพเดฃเต half adder เด‰เด‚ half subtracor เด‰เด‚ เดฏเดฅเดพเด•เตเดฐเดฎเด‚ เด‰เดชเดฏเต‹เด—เดฟเด•เตเด•เตเดจเตเดจเดคเต . Full adder or full subtractor เด†เด•เตเดฎเตเดชเต‹เตพ , เดฏเดฅเดพเด•เตเดฐเดฎเด‚ เด’เดฐเต carry or เด’เดฐเต borrow input เด•เต‚เดŸเดฟ เดšเต‡เตผเดคเตเดคเต 3 Single bit numbers เดตเดฐเตเด‚. เดฐเดฃเตเดŸเต‹ เด…เดคเดฟเดฒเดงเดฟเด•เดฎเต‹ bits เด•เตพ เด‰เดณเตเดณ numbers เด‰เดชเดฏเต‹เด—เดฟเดšเตเดšเตเดณเตเดณ เด—เดฃเดฟเดค เด•เตเดฐเดฟเดฏเดฏเดพเดฃเด™เตเด•เดฟเตฝ full adders เดจเตเดฑเต† combinational circuit เด†เดฏ parallel binary adders เด‰เด‚ full subtractor เดจเตเดฑเต† combinational circuit เด†เดฏ parallel binary subtractors เด‰เด‚ เดฏเดพเดฅเดพเด•เตเดฐเดฎเด‚ เด‰เดชเดฏเต‹เด—เดฟเดฏเตเด•เตเด•เต‡เดฃเตเดŸเดฟ เดตเดฐเตเด‚. 












เดคเตเดŸเตผเดจเตเดจเต เดตเดฐเตเดจเตเดจ module, sequential logic circuits เดจเต† เดธเด‚เดฌเดจเตเดงเดฟเดšเตเดšเดพเดฃเต . เด‡เดคเต เดตเดฐเต† เดชเตเดฐเดคเดฟเดชเดพเดฆเดฟเดšเตเดš เดคเดฐเด‚ combinational logic circuits เตฝ เดจเดฟเดจเตเดจเตเด‚ sequential logic circuits เดจเตเดณเตเดณ เดชเตเดฐเดคเตเดฏเต‡เด• เดตเตเดฏเดคเตเดฏเดพเดธเด‚, เด…เดต memory components เด•เต‚เดŸเดฟเดฏเดพเดฃเต เดŽเดจเตเดจเดคเดพเดฃเต. Bistable multivibrator components เด•เดณเดพเดฏ flip flop เด•เดณเดพเดฃเต sequential logic circuits เดจเตเดฑเต† เด…เดŸเดฟเดธเตเดฅเดพเดจ เด˜เดŸเด•เด‚. Flip-flop เด•เดณเต† เดธเด‚เดฌเดจเตเดงเดฟเดฏเตเด•เตเด•เตเดจเตเดจ เด’เดฐเต detailed session เดชเตเดฑเดฎเต‡ เดตเดฐเตเดจเตเดจเดคเดพเดฃเต.

Thank you one and all for attending this scripted lecture. For any queries and doubts feel free to ask in the comments box.

๐ŸŒฟ๐ŸŒฟ๐ŸŒฟ๐ŸŒฟ๐ŸŒฟ๐ŸŒฟ๐ŸŒฟ๐ŸŒฟ๐ŸŒฟ๐ŸŒฟ๐ŸŒฟ










40 comments:

  1. Gowri santhakumar
    Roll no 31

    ReplyDelete
  2. Chaithanya das. M
    Roll no 27

    ReplyDelete
  3. Vishnu manoharan
    Roll no 45

    ReplyDelete